17单选同步计数器和异步计数器比较，同步计数器的显著优点是。
A.触发器利用率高
B.电路简单
C.工作速度快
D.不受时钟CP控制
17单选由JK触发器构成时序电路如图所示，电路为进制计数器，自启动。
A.6；能
B.7；不能
C.8；能
D.5；能
17单选米利型时序电路的输出是的函数，穆尔型时序电路的输出是的函数。
A.状态变量，输入和状态变量
B.输入，状态变量
C.输入和状态变量，状态变量
D.状态变量，输入
17单选由74xx161组成的电路如图所示，Q3相对于CP是分频，Q3的占空比是。
A.12，20%
B.14，50%
C.7，30%
D.10，50%
18单选下列VerilogHDL程序所描述电路功能是.moduleShiftReg(Q,Din,CP,CLR_);inputDin;//SerialDatainputsinputCP,nCR;//ClockandClearoutputreg[3:0]Q;//Registeroutputalways@(posedgeCPornegedgenCR)if(!nCR)Q<=4’b0000;elsebeginQ[3]<=Din;Q[2:0]<=Q[3:1];endendmodule
A.移位寄存器
B.分频器
C.并行寄存器
D.计数器
数字电子技术基础
华中科技大学
军职在线答案
大学网课